TFW

MAR 0 8 2005 6

H-1111

IN THOMASTITED STATES PATENT AND TRADEMARK OFFICE

In re Patent Application of

S. KONISHI et al

Serial No. 10/658,402

Group Art Unit: 2815

Filed: September 10, 2003

Examiner: Eugene LEE

For: A SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

TRANSMITTAL OF CERTIFIED PRIORITY DOCUMENT

Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

March 8, 2005

Sir:

Submitted herewith is a certified priority document (JP 2002-281607) of a corresponding Japanese patent application for the purpose of claiming foreign priority under 35 U.S.C. § 119. An indication that this document has been safely received would be appreciated.

Respectfully submitted,

Daniel J/Stanger Registration No. 32,846

Attorney for Applicants

MATTINGLY, STANGER, MALUR & BRUNDIDGE, P.C.

1800 Diagonal Road, Suite 370

Alexandria, Virginia 22314

Telephone: (703) 684-1120 Facsimile: (703) 684-1157

Date: March 8, 2005

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2002年 9月26日

出願番号 Application Number:

特願2002-281607

[ST. 10/C]:

[J P 2 0 0 2 - 2 8 1 6 0 7]

强 願 人.pplicant(s):

株式会社ルネサステクノロジ

特許庁長官 Commissioner, Japan Patent Office 2003年10月23日

今井康



CERTIFIED COPY OF PRIORITY DOCUMENT

BEST AVAILABLE COPY

【書類名】

特許願

【整理番号】

H02010201

【あて先】

特許庁長官殿

【国際特許分類】

H01L 21/82

【発明者】

【住所又は居所】 東京都小平市上水本町五丁目20番1号 株式会社日立

製作所 半導体グループ内

【氏名】

小西 聡

【発明者】

【住所又は居所】 東京都小平市上水本町五丁目20番1号 株式会社日立

製作所 半導体グループ内

【氏名】

片桐 光昭

【発明者】

【住所又は居所】

東京都小平市上水本町五丁目20番1号 株式会社日立

製作所 半導体グループ内

【氏名】

柳澤 一正

【特許出願人】

【識別番号】

000005108

【氏名又は名称】 株式会社日立製作所

【代理人】

【識別番号】

100083552

【弁理士】

【氏名又は名称】

秋田 収喜

【電話番号】

03-3893-6221

【手数料の表示】

【予納台帳番号】

014579

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1 *●)* 【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】

要



【書類名】 明細書

【発明の名称】 半導体集積回路装置

【特許請求の範囲】

【請求項1】 平面が方形状の半導体基板と、

前記半導体基板の主面上に前記半導体基板の一辺に沿って配置された複数のパッドと、

前記半導体基板の主面上に前記複数の電極パッドに対応して配置された複数の 入出力セルと、

前記半導体基板の主面上であって前記複数の入出力セルよりも内側に配置された内部回路形成部と、

前記内部回路形成部に電位を供給する内部回路用電源配線であって、前記複数 の入出力セルよりも内側に配置された内部回路用電源配線とを有し、

前記複数の入出力セルは、信号用セルと、内部回路用電源セルとを含み、

前記複数のパッドは、前記信号用セルに対応して配置され、かつ前記信号用セルと電気的に接続された信号用パッドと、前記内部回路用電源セルに対応して配置され、かつ前記内部回路用電源セル及び前記内部回路用電源配線と電気的に接続された内部回路用電源パッドとを含み、

前記内部回路用電源パッドは、前記信号用電源パッドよりも前記内部回路用電源配線の近くに配置されていることを特徴とする半導体集積回路装置。

【請求項2】 請求項1に記載の半導体集積回路装置において、

前記内部回路用電源パッドは、前記入出力セルよりも内側に配置されていることを特徴とする半導体集積回路装置。

【請求項3】 請求項1に記載の半導体集積回路装置において、

前記内部回路用電源パッドは、前記内部回路用電源配線と平面的に重なるよう に配置されていることを特徴とする半導体集積回路装置。

【請求項4】 請求項1に記載の半導体集積回路装置において、

前記信号用パッドは、前記入出力セルよりも外側に配置されていることを特徴とする半導体集積回路装置。

【請求項5】 請求項1に記載の半導体集積回路装置において、

前記信号用パッドは、前記入出力セルの外側端部よりも内側に配置されている ことを特徴とする半導体集積回路装置。

【請求項6】 請求項1に記載の半導体集積回路装置において、

前記内部回路用電源配線は、前記内部回路形成部よりも外側に配置されている ことを特徴とする半導体集積回路装置。

【請求項7】 請求項1に記載の半導体集積回路装置において、

前記内部回路用電源配線は、前記内部回路形成部の周囲を囲むようにして延在 していることを特徴とする半導体集積回路装置。

【請求項8】 請求項1に記載の半導体集積回路装置において、

前記信号用セルは、入出力回路が設けられたロジック領域と、保護回路が設けられた最終段領域とを有し、

前記ロジック領域は、前記最終段領域よりも前記半導体基板の一辺側に配置されていることを特徴とする半導体集積回路装置。

【請求項9】 平面が方形状の半導体基板と、

前記半導体基板の主面上に前記半導体基板の一辺に沿って配置された複数のパッドと、

前記半導体基板の主面上に前記複数のパッドに対応して配置された複数の入出 カセルと、

前記半導体基板の主面上であって前記複数の入出力セルよりも内側に配置された内部回路形成部と、

前記内部回路形成部に電位を供給する内部回路用電源配線であって、前記複数の入出力セルよりも内側に配置された内部回路用電源配線と、

前記複数の入出力セルに電位を供給する入出力セル用電源配線であって、前記 複数の入出力セルと平面的に重なるように前記半導体基板の一辺に沿って延在す る入出力セル用電源配線とを有し、

前記複数の入出力セルは、信号用セルと、内部回路用電源セルと、入出力セル用電源セルとを含み、

前記複数のパッドは、前記信号用セルに対応して配置され、かつ前記信号用セルと電気的に接続された信号用パッドと、前記内部回路用電源セルに対応して配

置され、かつ前記内部回路用電源セル及び前記内部回路用電源配線と電気的に接続された内部回路用電源パッドと、前記入出力セル用電源セルに対応して配置され、かつ前記入出力セル用電源セル及び前記入出力セル用電源配線と電気的に接続された入出力セル用電源パッドとを含み、

前記内部回路用電源パッドは、前記信号用電源パッドよりも前記内部回路用電源配線の近くに配置されていることを特徴とする半導体集積回路装置。

【請求項10】 請求項9に記載の半導体集積回路装置において、

前記内部回路用電源パッドは、前記入出力セルよりも内側に配置されていることを特徴とする半導体集積回路装置。

【請求項11】 請求項9に記載の半導体集積回路装置において、

前記内部回路用電源パッドは、前記内部回路用電源配線と平面的に重なるよう に配置されていることを特徴とする半導体集積回路装置。

【請求項12】 請求項9に記載の半導体集積回路装置において、

前記信号用パッド及び入出力セル用電源パッドは、前記入出力セルよりも外側 に配置されていることを特徴とする半導体集積回路装置。

【請求項13】 請求項9に記載の半導体集積回路装置において、 前記信号用パッドは、前記入出力セルと平面的に重なるように配置され、 前記入出力セル用電源パッドは、前記入出力セル用電源セルと平面的に重なる ように配置されていることを特徴とする半導体集積回路装置。

【請求項14】 請求項9に記載の半導体集積回路装置において、

前記内部回路用電源配線は、前記内部回路形成部よりも外側に配置されている ことを特徴とする半導体集積回路装置。

【請求項15】 請求項9に記載の半導体集積回路装置において、

前記内部回路用電源配線は、前記内部回路形成部の周囲を囲むようにして延在 していることを特徴とする半導体集積回路装置。

【請求項16】 請求項9に記載の半導体集積回路装置において、

前記信号用セルは、入出力回路が設けられたロジック領域と、保護回路が設けられた最終段領域とを有し、

前記ロジック領域は、前記最終段領域よりも前記半導体基板の一辺側に配置さ

れていることを特徴とする半導体集積回路装置。

【請求項17】 平面が方形状の半導体基板と、

前記半導体基板の主面上に前記半導体基板の一辺に沿って配置された複数のパッドと、

前記半導体基板の主面上に前記複数のパッドに対応して配置された複数の入出 力セルと、

前記半導体基板の主面上であって前記複数の入出力セルよりも内側に配置された内部回路形成部とを有し、

前記複数のパッドは、前記複数の入出力セルの外側端部よりも内側に配置されていることを特徴とする半導体集積回路装置。

【請求項18】 請求項17に記載の半導体集積回路装置において、

前記複数のパッドは、各々が対応する前記パッドと平面的に重なるように配置されていることを特徴とする半導体集積回路装置。

【請求項19】 請求項17に記載の半導体集積回路装置において、

前記複数のパッドは、前記半導体基板の一辺側に位置する第1のパッドと、前記第1のパッドよりも前記半導体基板の一辺から離れて位置する第2のパッドとを前記半導体基板の一辺に沿って交互に繰り返し配置した千鳥配列になっていることを特徴とする半導体集積回路装置。

【請求項20】 請求項17に記載の半導体集積回路装置において、

前記内部回路形成部に電位を供給する内部回路用電源配線であって、前記複数 の入出力セルよりも内側に配置された内部回路用電源配線と、

前記複数の入出力セルに電位を供給する入出力セル用電源配線であって、前記 複数の入出力セルと平面的に重なるように前記半導体基板の一辺に沿って延在す る入出力セル用電源配線とを更に有し、

前記複数の入出力セルは、信号用セルと、内部回路用電源セルと、入出力セル 用電源セルとを含み、

前記複数のパッドは、前記信号用セルに対応して配置され、かつ前記信号用セルと電気的に接続された信号用パッドと、前記内部回路用電源セルに対応して配置され、かつ前記内部回路用電源セル及び前記内部回路用電源配線と電気的に接

続された内部回路用電源パッドと、前記入出力セル用電源セルに対応して配置され、かつ前記入出力セル用電源セル及び前記入出力セル用電源配線と電気的に接続された入出力セル用電源パッドとを含み、

前記信号用パッドは、前記信号用セルと平面的に重なるように配置され、

前記入出力用電源パッドは、前記入出力セル用電源セルと平面的に重なるように配置され、

前記内部回路用電源パッドは、前記信号用パッドよりも前記内部回路用電源配線側に配置されていることを特徴とする半導体集積回路装置。

【請求項21】 請求項20に記載の半導体集積回路装置において、

前記内部回路用電源パッドは、前記入出力セルよりも内側に配置されていることを特徴とする半導体集積回路装置。

【請求項22】 請求項20に記載の半導体集積回路装置において、

前記内部回路用電源パッドは、前記内部回路用電源配線と平面的に重なるよう に配置されていることを特徴とする半導体集積回路装置。

【請求項23】 平面が方形状の半導体基板と、

信号用パッド及び第1の内部回路用電源パッドを含む複数のパッドであって、 前記半導体基板の主面上に前記半導体基板の一辺に沿って配置された複数のパッ ドと、

前記半導体基板の主面上に前記複数の電極パッドに対応して配置された複数の 入出力セルと、

前記半導体基板の主面上であって前記複数の入出力セルよりも内側に配置された内部回路形成部と、

前記内部回路形成部に配置された第2の内部回路用電源パッドとを有すること を特徴とする半導体集積回路装置。

【請求項24】 請求項23に記載の半導体集積回路装置において、

前記第2の内部回路用電源パッドは、前記内部回路形成部の配線チャネル形成 領域上に配置されていることを特徴とする半導体集積回路装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、半導体集積回路装置に関し、特に、論理演算回路及びメモリ回路を 一つの半導体チップに混載したマイクロコンピュータに適用して有効な技術に関 するものである。

[0002]

【従来の技術】

半導体集積回路装置として、例えばマイクロコンピュータと呼ばれる半導体集積回路装置が知られている。図26は、従来のマイクロコンピュータのレイアウトを示す模式的平面図であり、図27は、図26の一部を拡大した模式的平面図である。

[0003]

従来のマイクロコンピュータは、図26に示すように、平面が方形状の半導体 チップ30を主体に構成されている。半導体チップ30の主面の中央部には内部 回路形成部2が配置されている。この内部回路形成部2には論理演算回路、メモ リ回路等の回路ブロックが複数配置されている。

[0004]

内部回路形成部2の外側には、半導体チップ30の各辺に対応して4つの入出力セル形成部3が配置されている。4つの入出力セル形成部3の外側には、半導体チップ30の各辺に沿って複数のボンディングパッド9が配置されている。4つの入出力セル形成部3には、図27に示すように、夫々が対応する半導体チップ30の辺に沿って複数の入出力セル4が配置されている。入出力セル4はボンディングパッド9と対応して配置されている。

[0005]

内部回路形成部2の外側であって入出力セル4の内側には、内部回路形成部2 に電位を供給する内部回路用電源配線8aが配置されている。この内部回路用電 源配線8aは、内部回路形成部2の周囲を連続的に延在するリング形状になって いる。

[0006]

内部回路用電源配線8aの外側であってボンディングパッド9の内側には、入

出力セル4に電位を供給する入出力セル用電源配線8bが配置されている。この 入出力セル用電源配線8bは、内部回路形成部2を囲むようにして複数の入出力 セル4上を連続的に延在するリング形状になっている。

[0007]

複数の入出力セル4は、信号用セル5と、内部回路用電源セル6 a と、入出力回路用電源セル6 b とを含む。また、複数のボンディングパッド9 は、信号用セル5 に対応して配置され、かつ信号用セル5 と電気的に接続された信号用パッド10と、内部回路用電源セル6 a に対応して配置され、かつ内部回路用電源セル6 a 及び内部回路用電源配線8 a と電気的に接続された内部回路用電源パッド11 a と、入出力回路用電源セル6 b に対応して配置され、かつ入出力回路用電源セル6 b 及び入出力セル用電源配線8 b と電気的に接続された入出力セル用電源パッド11 b とを含む。

[0008]

ところで、マイクロコンピュータにおいては、多機能化及び高集積化に伴って ボンディングパッド数が増加の一途を辿っている。図26に示すように、半導体 チップ30の各辺に沿って複数のボンディングパッド9を配置するマイクロコン ピュータでは、ボンディングパッド数の増加に伴って平面サイズが大きくなる。 そこで、ボンディングパッドのレイアウトを工夫して半導体集積回路装置の小型 化を図る技術が特開平11-40754号公報(特許文献1)に記載されている 。この特許文献1には、半導体チップの辺に沿って複数のボンディングパッドを 千鳥状に配置する技術が記載されている。また、同特許文献1の図4及び図4の 説明の段落番号[0014]に記載されているように、「外周および内周ボンデ ィングパッド1a.1bは信号用としてのみ使用し、バッファ領域よりも内側に 配置された最内周のボンディングパッド4,5は電源乃ないし接地用としてのみ 使用する。このため、従来電源ないし接地用としてバッファ領域に確保していた 領域を全て信号用のバッファ2のために使用できるので、チップ上に必要となる 電源および接地ピンの本数に依存することなく半導体チップのサイズを小さくす ることができる。また、外周および内周ボンディングパッド1a.1bとバッフ ァ2を接続する配線3の幅を十分に確保することができる。」という技術も記載

されている。

[0009]

【特許文献1】

特開平11-40754号公報

[0010]

【発明が解決しようとする課題】

本発明者は、従来のマイクロコンピュータについて検討した結果、以下の問題 点を見出した。

[0011]

図27に示すように、内部回路用電源配線8aは、入出力セル4の内側に配置され、内部回路用電源配線8aに電位を供給する内部回路用電源パッド11aは入出力セル4の外側に配置されているため、内部回路用電源パッド11aから内部回路用電源配線8aまでの距離が長くなる。内部回路用電源パッド11aから内部回路用電源配線8aまでの距離が長くなると、内部回路用電源パッド11a と内部回路用電源配線8aとを結線する結線配線の寄生抵抗が大きくなり、電源系の特性が悪化するため、結線配線の幅を広くして寄生抵抗を小さくしている。

[0012]

結線配線の幅を広くするためには内部回路用電源セル6 a の幅も広くする必要がある。幅が異なる入出力セル4が混在する場合、入出力セル4の配列ピッチは幅が最も広い入出力セル4に合わせて決定される。信号用セル5、内部回路用電源セル6 a の幅が最も広くなるため、入出力セル4の配列ピッチは内部回路用電源セル6 a に合わせて決定される。一方、ボンディングパッド9は入出力セル4と対応して配置されるため、ボンディングパッド9の配列ピッチは入出力セル4の配列ピッチで決定される。即ち、内部回路用電源セル6 a の幅でボンディングパッド9の配列ピッチな入出力セル4の配列ピッチで決つするため、内部回路用電源セル6 a の幅でボンディングパッド9の配列ピッチが決定するため、内部回路用電源セル6 a の幅が広くなるレイアウトではマイクロコンピュータ(半導体集積回路装置)の小型化が困難である。

[0013]

本発明の目的は、半導体集積回路装置の特性を保持或いは高めると共に小型化

を図ることが可能な技術を提供することにある。

[0014]

本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。

[0015]

【課題を解決するための手段】

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。

(1) 本発明の半導体集積回路装置は、平面が方形状の半導体基板と、

前記半導体基板の主面上に前記半導体基板の一辺に沿って配置された複数のパッドと、

前記半導体基板の主面上に前記複数の電極パッドに対応して配置された複数の 入出力セルと、

前記半導体基板の主面上であって前記複数の入出力セルよりも内側に配置された内部回路形成部と、

前記内部回路形成部に電位を供給する内部回路用電源配線であって、前記複数 の入出力セルよりも内側に配置された内部回路用電源配線とを有し、

前記複数の入出力セルは、信号用セルと、内部回路用電源セルとを含み、

前記複数のパッドは、前記信号用セルに対応して配置され、かつ前記信号用セルと電気的に接続された信号用パッドと、前記内部回路用電源セルに対応して配置され、かつ前記内部回路用電源セル及び前記内部回路用電源配線と電気的に接続された内部回路用電源パッドとを含み、

前記内部回路用電源パッドは、前記信号用電源パッドよりも前記内部回路用電源配線の近くに配置されている。

(2) 本発明の半導体集積回路装置は、平面が方形状の半導体基板と、

前記半導体基板の主面上に前記半導体基板の一辺に沿って配置された複数のパッドと、

前記半導体基板の主面上に前記複数のパッドに対応して配置された複数の入出 カセルと、 前記半導体基板の主面上であって前記複数の入出力セルよりも内側に配置された内部回路形成部とを有し、

前記複数のパッドは、前記複数の入出力セルの外側端部よりも内側に配置されている。

[0016]

【発明の実施の形態】

以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。

[0017]

(実施形態1)

本実施形態では、内部回路用電源パッドを信号用電源パッドよりも内部電源用配線の近くに配置した例について説明する。

[0018]

- 図1は、本実施形態1のマイクロコンピュータ(半導体集積回路装置)のレイアウトを示す模式的平面図であり、
 - 図2は、図1の一部を拡大した模式的平面図であり、
 - 図3は、図2の一部を拡大した模式的平面図であり、
 - 図4は、図3の一部を拡大した模式的平面図であり、
 - 図5は、図4の信号用セルの概略構成を示すブロック図であり、
 - 図6は、図4の内部回路用電源セルの概略構成を示すブロック図であり、
- 図7は、図5の信号用セルに搭載される入出力回路の一例を示す等価回路図であり、
- 図8は、図5の信号用セルに搭載される保護回路の一例を示す等価回路図であり、
 - 図9は、図1の半導体チップの概略構成を示す模式的断面図であり、
- 図10は、本実施形態1の半導体集積回路装置(半導体チップ)を組み込んだ BGA型半導体装置の概略構成を示す模式的平面図であり、
 - 図11は、図10のBGA型半導体装置の概略構成を示す模式的断面図であり

、 図12は、図11の一部を拡大した模式的断面図である。

[0019]

本実施形態1のマイクロコンピュータは、図1に示すように、半導体チップ1を主体に構成されている。半導体チップ1は、厚さ方向と交差する平面形状が方形状になっており、本実施形態では例えば約5mm×5mmの正方形になっている。半導体チップ1は、これに限定されないが、図9に示すように、主に、半導体基板1aと、この半導体基板1aの主面上において絶縁層、配線層の夫々を複数段積み重ねた多層配線層1bと、この多層配線層を覆うようにして形成された表面保護膜(最終保護膜)とを有する構成になっている。絶縁層は、例えば酸化シリコン膜で形成されている。配線層は、例えばアルミニウム(A1)、又はアルミニウム合金、又は銅(Cu)、又は銅合金等の金属膜で形成されている。表面保護膜は、例えば、酸化シリコン膜又は窒化シリコン膜等の無機絶縁膜及び有機絶縁膜を積み重ねた多層膜で形成されている。本実施形態の半導体チップ1は、例えば6層の金属配線構造になっている。

[0020]

図1及び図2に示すように、半導体チップ1の主面(半導体基板1aの主面上)の中央部には、内部回路形成部2が配置されている。この内部回路形成部2には、配線チャネル領域で区分けされた複数の回路ブロックが配置されている。回路ブロック2aにはCPU(Central Processing Unit:中央処理装置)が配置され、回路ブロック2bにはDSP(Digital Signal Processor)が配置され、回路ブロック2cにはメモリ回路としてRAM(Random Access Memory)が配置され、回路ブロック2dには周辺回路が配置され、回路ブロック2eには各種コントローラが配置されている。

[0021]

半導体チップ1の主面(半導体基板1aの主面上)であって内部回路形成部2の外側には、半導体チップ1の各辺(半導体基板1aの各辺)に対応して4つの入出力セル形成部3が配置されている。半導体チップ1の主面であって入出力セル形成部3の外側には、半導体チップ1の各辺に沿って複数のボンディングパッド9が配置されている。4つの入出力セル形成部3には、図3に示すように、夫

々が対応する半導体チップ1の辺に沿って複数の入出力セル4が配置されている。 。入出力セル4は、ボンディングパッド9と対応して配置されている。

[0022]

内部回路形成部2の外側であって入出力セル4の内側には、内部回路形成部2 に電位を供給する複数の内部回路用電源配線8aが配置されている。この内部回 路用電源配線8aは、内部回路形成部2の周囲を連続的に延在するリング形状に なっている。

[0023]

入出力セル形成部 3 上には、入出力セル4 に電位を供給する複数の入出力セル 用電源配線 8 b が配置されている。この入出力セル用電源配線 8 b は、内部回路 形成部 2 を囲むようにして複数の入出力セル 4 上を連続的に延在するリング形状 になっている。

[0024]

複数の入出力セル4は、信号用セル5と、内部回路用電源セル6 a と、入出力回路用電源セル6 b とを含む。また、複数のボンディングパッド9は、信号用セル5に対応して配置され、かつ信号用セル5と電気的に接続された信号用パッド10と、内部回路用電源セル6 a に対応して配置され、かつ内部回路用電源セル6 a 及び内部回路用電源配線8 a と電気的に接続された内部回路用電源パッド11 a と、入出力回路用電源セル6 b に対応して配置され、かつ入出力回路用電源セル6 b 及び入出力セル用電源配線8 b と電気的に接続された入出力セル用電源パッド11 b とを含む。

[0025]

また、内部回路用電源パッド 11a は、Vss 電位(例えば 0V)が印加される電源パッドと、Vss 電位よりも高いVdd 電位(例えば 2.5V)が印加される電源パッドとを含む。また、入出力セル用電源パッド 11b は、Vssq 電位(例えば 0V)が印加される電源パッドと、Vssq 電位よりも高いVddq 電位(例えば 3V)が印加される電源パッドと、Vss 電位が印加される電源パッドと、Vss 電位が印加される電源パッドと、Vss 電位が印加される電源パッドと、Vss 電位が印加される電源パッドと、Vss 電位が印加される電源パッドとを含む。

[0026]

また、複数の内部回路用電源配線8aは、Vss電位に電位固定される配線と、Vdd電位に電位固定される配線とを含む。また、入出力セル用電源配線8bは、Vssa電位に電位固定される配線と、Vdda電位(例えば3.3V)に電位固定される配線と、Vss電位に電位固定される配線と、Vdd電位に電位固定される配線とを含む。

[0027]

信号用セル5は、入出力信号を送受信する回路を含むセルであり、内部回路用電源セル6 a は、内部回路及び内部回路と同電位の電源を必要とする回路へ電位を供給するセルであり、入出力回路用電源セル6 b は、外部負荷(LSI外部)を駆動する出力回路の最終段トランジスタ、及び、この最終段トランジスタと同電位の電源を必要とする回路への電位を供給するセルである。

[0028]

複数のボンディングパッド9と半導体チップ1の辺との間にはガードリング12が配置されている。ガードリング12は、半導体チップ1の各辺に沿って連続的に延在している。ボンディングパッド9は、例えば第6層目の金属配線層に形成され、内部回路用電源配線8a及び入出力セル用電源配線8bは例えば第5層目の金属配線層に形成されている。

[0029]

信号用セル5は、図4に示すように、ロジック領域15と最終段領域16とを有する構成になっている。信号用セル5のロジック領域15は、最終段領域16よりも半導体チップ1の辺側に配置されている。信号用セル5のロジック領域15には、図5に示すように、例えば出力回路15a及び入力回路15b等が配置されている。信号用セル5の最終段領域16には、最終段出力回路16a、保護抵抗素子16b及び保護回路16c等が配置されている。

[0030]

出力回路15a、入力回路15b及び最終段出力回路16aは、例えば図7に示すような、nチャネル導電型MISFET-Qn及びpチャネル導電型MISFET-Qpからなるインバータ回路で構成されている。出力回路15a及び入力回路15bにおいては単体のMISFETが使用され、最終段出力回路16a

においては複数のMISFETを並列に接続して構成された出力MISFETが 使用されている。

[0031]

保護回路16cは、例えば図8に示すような、ゲート電極とソース電極とを接続したクランプ用n型MISFET-Qn及びp型MISFET-Qpで構成されている。保護抵抗素子16bは、例えばポリシリコン抵抗で構成されている。

[0032]

内部回路用電源セル6aは、図6に示すように、ロジック領域15と最終段領域16とを有する構成になっている。内部回路用電源セル6aのロジック領域15には回路が構成されておらず、内部回路用電源セル6aの最終段領域16には2つの保護回路16c及び一つの保護抵抗素子16bが配置されている。本実施形態において、内部回路用電源セル6aの最終段領域16は2つの保護回路16cを有する構成になっているが、保護回路16cとしては図6に向かって右の1つ(保護抵抗素子16bと内部回路用電源パッド11aとの間に配置された保護回路16c)だけでも良い。

[0033]

図3及び図4に示すように、信号用セル5と信号用パッド10との電気的な接続は、信号用セル5の最終段領域16側の先端部に設けられた接続部13を介して行われている。内部回路用電源セル6aと内部回路用電源パッド11aとの電気的な接続は、内部回路用電源セル6aの最終段領域16側の先端部に設けられた接続部13を介して行われている。入出力回路用電源セル6bと入出力セル用電源パッド11bとの電気的な接続は、入出力回路用電源セル6bの最終段領域16側の先端部に設けられた接続部13を介して行われている。

[0034]

本実施形態において、半導体チップ 1 の辺から入出力セル 4 の外側の端部までの距離 L 1 は、例えば約 1 5 0 μ m程度になっており、入出力セル 4 の内側の端部から内部回路形成部 2 までの距離 L 2 は、例えば約 1 2 0 μ m程度になっている。また、信号用セル 5 及び内部回路用電源セル 6 a は、例えば長さが約 2 4 0 μ m、幅が約 4 0 μ mになっている。また、入出力回路用電源セル 6 b は、例え

ば長さが約 200μ m、幅が約 50μ mになっている。また、電極パッド9の配列ピッチ9pは例えば 50μ mになっている。

[0035]

信号用パッド10は、入出力セル4よりも外側に配置され、内部回路用電源配線8aは、入出力セル4よりも内側に配置されている。内部回路用電源パッド11aは、入出力セル4よりも内側に配置され、内部回路用電源配線8aと平面的に重なるように配置されている。即ち、内部回路用電源パッド11aは、信号用パッド10よりも内部回路用電源配線8aの近くに配置されている。また、図3、図4における内部回路用電源セル6aは、内部回路用電源配線8aのVddにも直接結線しており、Vdd用電源セルを表しているが、内部回路用電源配線8aのもう1つのVss配線に直接結線し、Vss用電源セルとしての表現も含む

[0036]

内部回路用電源パッド11aと内部回路用電源配線8aとの距離は、内部回路用電源パッド11aが内部回路用電源配線8aに近づくに従って短くなり、内部回路用電源パッド11aと内部回路用電源配線8aとを結線する結線配線の寄生抵抗も小さくなる。結線配線の寄生抵抗が小さくなれば、結線配線の幅を広くする必要が無くなるため、内部回路用電源セル6aの幅を狭くすることができる。従って、内部回路用電源パッド11aを信号用パッド10よりも内部回路用電源配線8aの近くに配置することにより、内部回路用電源セル6aの幅を狭くすることができるため、入出力セル4の配列ピッチを狭くすることができる。この結果、入出力セル4の配列ピッチで決定されるボンディングパッド9の配列ピッチ9pを狭くすることができるため、半導体チップ1の小型化、即ちマイクロコンピュータの小型化を図ることができる。

[0037]

図10は、本実施形態のマイクロコンピュータ(半導体チップ1)を組み込んだBGA型半導体装置の概略構成を示す模式的平面図であり、

図11は、図10のBGA型半導体装置の概略構成を示す模式的断面図であり 図12は、図11の一部を拡大した模式的断面図である。

[0038]

図10乃至図12に示すように、BGA型半導体装置20は、インターポーザと呼ばれる配線基板21の主面側に半導体チップ1が実装され、配線基板21の主面と反対側の裏面側に外部接続用端子として複数の半田バンプ(半田ボール)26が配置された構成になっている。

[0039]

半導体チップ1の主面には、図9に示すように、突起状電極として例えばAuからなる複数のスタッドバンプ24が配置されている。複数のスタッドバンプ24は、半導体チップ1の主面に配置された複数のボンディングパッド9上に夫々配置され、電気的にかつ機械的に接続されている。スタッドバンプ24は、例えば、Auワイヤを使用し、熱圧着に超音波振動を併用したボールボンディング法によって形成されている。ボールボンディング法は、Auワイヤの先端部にボールを形成し、その後、ボールの部分からAuワイヤを切断してバンプを形成する方法である。従って、突起状電極としてスタットバンプ24を用いる半導体チップ1においては、スタッドバンプ形成時の圧着による衝撃が加わる。

[0040]

図11及び図12に示すように、配線基板21の主面には、半導体チップ1の ボンディングパッド9と対応して複数のパッド22が配置され、その裏面には複 数のパッド23が配置されている。複数のパッド23のそれぞれには半田バンプ 26が固着され、電気的にかつ機械的に接続されている。

$[0\ 0\ 4\ 1]$

半導体チップ1は、その主面が配線基板21と向かい合う状態で実装されている。半導体チップ1と配線基板21との間には接着用樹脂として例えば異方導電性樹脂25が介在され、この異方導電性樹脂25によって半導体チップ1は配線基板21に接着固定されている。異方導電性樹脂25としては、例えばエポキシ系の熱硬化性樹脂の中に多数の導電粒子が混入されたものを用いている。

[0042]

スタッドバンプ24は、例えは、半導体ウエハをダイシングして個片の半導体 チップ1を形成した後、半導体チップ1のボンディングパッド9上にボールボン ディング法によって形成される。半導体チップ1の実装は、配線基板21の主面のチップ実装領域にフィルム状の異方導電性樹脂25を配置し、その後、配線基板21と半導体チップ1との間に異方導電性樹脂25を介在した状態で、熱を加えながら半導体チップ1をボンディングツールで圧着することによって行われる。なお、接着用樹脂としては、フィルム状の異方導電性樹脂(ACF:Anisotropic Conductive Film)の他に、ペースト状の異方導電性樹脂(ACP:Anisotropic Conductive Peste)や、シート状の非導電性樹脂(NCF:Non Conductive Film)等を用いても良い。

[0043]

スタッドバンプ24は、半導体チップ1のボンディングパッド9と、配線基板の21のパッド22との間に介在され、パッド9とパッド22とを電気的に接続している。スタッドバンプ24は、配線基板21と半導体チップ1との間に介在された異方導電性樹脂25の熱収縮力(加熱状態から常温に戻った時に生じる収縮力)や熱硬化収縮力(熱硬化性樹脂の硬化時に生じる収縮力)等によって、配線基板21のパッド22に圧接される。この圧接時の応力やスタッドバンプ形成時の衝撃の為、通常、パッドの下には応力や衝撃による特性の劣化や破壊の恐れのある回路を配置することは無いが、内部回路用電源配線8a上にパッドを配置しても、応力や衝撃に敏感な微細加工トランジスタが配置されていない為、回路特性上の影響はほとんどない。

[0044]

このように構成されたBGA型半導体装置20では、半導体チップ1を小型化することによって配線基板21の平面サイズを縮小することができるため、半導体チップ1の小型を図ることでBGA型半導体装置20の小型化を図ることもできる。

[0045]

(実施形態2)

本実施形態では、入出力セル上にボンディングパッドを配置した例について説明する。

[0046]

図13は、本実施形態2のマイクロコンピュータのレイアウトを示す模式的平 面図であり、

図14は、図13の一部を拡大した模式的平面図である。

[0047]

図13及び図14に示すように、複数のボンディングパッド9は、各々が対応する入出力セル4の外側の端部よりも内側に配置されている。本実施形態において、複数のボンディングパッド9は、各々が対応する入出力セル4と平面的に重なるように配置されている。このような構成にすることにより、半導体チップ1の辺から入出力セル4外側端部までの距離L1を短くすることができるので、半導体チップ1(マイクロコンピュータ)の小型化を図ることができる。

[0048]

また、圧接時の応力やスタッドバンプ形成時の衝撃の為、通常、パッドの下に は応力や衝撃による特性の劣化や破壊の恐れのある回路を配置することは無いが 、入出力セル形成部3の最終段領域16上にパッドを配置しても、応力や衝撃に 敏感な微細加工トランジスタが配置されていない為、回路特性上の影響はほとん どない。

[0049]

(実施形態3)

図15は、本実施形態3であるマイクロコンピュータのレイアウトを示す模式的平面図であり、

図16は、図15の一部を拡大した模式的平面図である。

[0050]

図15及び図16に示すように、内部回路用電源パッド11aは、入出力セル4よりも内側に配置され、内部回路用電源配線8aと平面的に重なるように配置されている。信号用パッド10及び入出力セル用電源パッド11bは、各々が対応する入出力セル4と平面的に重なるように配置されている。この為、内部回路用電源セル6aの幅を狭くすることができる。このような構成にすることにより、更に半導体チップ1(マイクロコンピュータ)の小型化を図ることができる。

[0051]

(実施形態4)

図17は、本実施形態4のマイクロコンピュータの一部のレイアウトを示す模式的平面図である。

[0052]

図17に示すように、内部回路用電源パッド11aは、入出力セル4よりも内側に配置され、内部回路用電源配線8aと平面的に重なるように配置されている。信号用パッド10及び入出力セル用電源パッド11bは、各々が対応する入出力セル4と平面的に重なるように配置されている。複数のボンディングパッド9は、半導体チップ1の辺側に位置する第1のパッド9と、第1のパッド9よりも半導体チップ1の辺から離れて位置する第2のパッド9を半導体チップ1の辺に沿って交互に繰り返し配置した千鳥配列になっている。このような構成にすることにより、ボンディングパッド9の配列方向において、互いに隣り合うボンディングパッド9の間隔が広くなるので、スタッドバンプ形成工程やワイヤボンディングパッド9の間隔が広くなるので、スタッドバンプ形成工程やワイヤボンディング工程での生産性が向上する。また、インターポーザ21の配線も容易になることも生産性向上に寄与する。

[0053]

(実施形態5)

図18は、本実施形態5のマイクロコンピュータのレイアウトを示す模式的平 面図である。

[0054]

図18に示すように、内部回路形成部2には、配線チャネル形成領域で区分された複数の回路ブロック(2a, 2b, 2c, 2d, 2e)が配置されている。 配線チャネル領域には、各回路ブロック間を結線する配線が形成されている。

[0055]

内部回路形成部2には、内部回路用電源セル6 a 及び内部回路用電源パッド1 1 a が配置されている。内部回路用電源セル6 a 及び内部回路用電源パッド11 a は、回路ブロックと平面的に重ならない領域、即ち配線チャネル形成領域に配 置されている。このような構成にすることにより、内部回路用の電源系の特性を 高めることができる。また、配線チャネル形成領域には回路を構成するトランジ スタ素子が形成されていないため、内部回路用電源パッド11aにスタッドバンプやボンディングワイヤを接続する時の衝撃に起因する不良を抑制することができる。

[0056]

なお、内部回路形成部 2 における内部回路用電源セル 6 a は省略することもできる。

[0057]

(実施形態6)

図19は、本実施形態6のマイクロコンピュータの一部のレイアウトを示す模式的平面図である。

[0058]

前述の実施形態では、信号用パッド10と信号用セル5との電気的な接続を、信号セル5の外側(半導体チップ1の辺側)で行っているが、本実施形態では、信号用パッド10と信号用セル5との電気的な接続を、信号セル5の内側(内部回路形成部2側)で行っている。このような構成にすることにより、ボンディングパッド9と接続部13との距離が短くなり回路特性が向上する。また、比較的応力や衝撃の影響を受け易い入出力セル4の中のロジック領域15が半導体チップ1の周辺側(縁側)に配置されるため、ボンディングパッド9の配置が4列になっている。本実施形態では、ボンディングパッド9の配置が4列になっている。

[0059]

(実施形態7)

図20は、本実施形態7のマイクロコンピュータの一部のレイアウトを示す模式的平面図であり、

図21は、図20と同一の領域におけるボンディングパッドの配列状態を示す 模式的平面図であり、

図22は、本実施形態7の半導体集積回路装置(半導体チップ)を組み込んだ BGA型半導体装置の概略構成を示す模式的断面図であり、

図23は、図22の一部を拡大した模式的断面図である。

[0060]

本実施形態では、図20及び図21に示すように、信号用セル5と信号用パッド10との接続を信号用セル5の内側(半導体チップ1の辺側)で行う点は実施 形態6と同じである。

$[0\ 0\ 6\ 1\]$

図22及び図23に示すように、本実施形態のBGA型半導体装置30は、半導体チップ(マイクロコンピュータ)1と配線基板21との接続を半田バンプ31で行っている。従って、図21に示すボンディングパッド9は、半田バンプ接続用のバンプランドとしての形状(例えば平面形状が円形状)になっている。

[0062]

図22及び図23に示すように、BGA型半導体装置30は、配線基板(インターポーザ)21の主面側に半導体チップ1が実装され、配線基板21の主面と反対側の裏面側に外部接続用端子として複数の半田バンプ(半田ボール)26が配置された構成になっている。

[0063]

半導体チップ1は、その主面が配線基板21の主面と向かい合う状態で実装されている。半導体チップ1と配線基板21との間には複数の半田バンプ31が介在されている。複数の半田バンプ31の夫々は、半導体チップ1の各ボンディングパッド(本実施形態ではバンプランド)9と配線基板21の各パッド(配線の一部からなる接続部)23との間に配置され、各ボンディングパッド9と各パッド22とを夫々電気的にかつ機械的に接続している。

[0064]

半導体チップ1と配線基板21との間の間隙領域には、例えばエポキシ系の熱硬化型絶縁性樹脂からなるアンダーフィル樹脂32が充填(注入)されている。このアンダーフィル樹脂32は、配線基板21に半導体チップ1を実装した後、配線基板21と半導体チップ1との間に注入される。半田バンプ31は、例えば半導体チップ1のボンディングパッド上に半田ボールを供給した後、熱処理を施して半田ボールを溶融することによって形成される。半導体チップ1の実装は、半田バンプ31が形成された半導体チップ1を配線基板21上に配置した後、半熱処理を施して半田バンプ31を溶融することによって行われる。

[0065]

半田バンプ31による接続方式は、バンプ形成時や半導体チップ1と配線基板21との接続時にも衝撃が加わることが無い為、半導体チップ1上のどの場所にもボンディングパッド9を配置できる。図21では、4列のバッド配置を示しており、パッドピッチρ1を大きくできる(例えば約200μm)。

[0066]

なお、ボンディングパッド9の配置は、2列、又は3列、若しくは5列以上に することができる。

[0067]

(実施形態8)

図24は、本実施形態8のBGA型半導体装置において、半導体チップのボンディングパッドと配線基板の裏面側のパッドとの結線関係を示す模式図であり、 図25は、図24の一部を拡大した模式図である。

[0068]

図24及び図25に示すように、半導体チップ1の複数のボンディングパッド9は、半導体チップ1の辺側に位置する第1のパッド9と、第1のパッド9よりも半導体チップ1の辺から離れて位置する第2のパッド9を半導体チップ1の辺(半導体チップ1の縁)に沿って交互に繰り返し配置した千鳥配列になっている。複数の第1のパッド9からなる第1のパッド群(半導体チップ1の辺から数えて1列目)は、信号用パッド10及び入出力セル用電源パッド11bを含み、複数の第2のパッド9からなる第2のパッド群(半導体チップ1の辺から数えて2列目)は、内部回路用電源パッド11aを含む。

[0069]

図25及び図26には図示していないが、半導体チップ1のボンディングパッド9と電気的に接続される配線基板21のパッド(図23及び図24参照)22は、半導体チップ1のボンディングパッド9と対応して配置されている。即ち、配線基板21のパッド22は、配線基板21のチップ搭載領域(半導体チップ1が搭載去れた領域)において、配線基板21の辺側に位置する第1のパッド22と、第1のパッド22よりも配線基板21の辺から離れて位置する第2のパッド

22を配線基板21の辺(縁)に沿う方向に交互に繰り返し配置した千鳥配列に なっている。

[0070]

配線基板21の裏面側の複数のパッド23は、配線基板21の周辺領域に複数列(本実施形態では4列)で配置されている。即ち、複数のパッド23は半導体チップ1の直下を除く周囲に配置されている。

[0071]

配線基板21の主面には、配線基板の主面のパッド22とその裏面のパッド23とを電気的に接続するための配線27が複数配置されている。この複数の配線27は、配線基板21のチップ搭載領域(半導体チップ1が搭載された領域)から配線基板21の周辺に向かって引き出されている。複数の配線27のうち、第2のパッド22とパッド23とを電気的に接続するための配線27は、第1のパッド22間を通って配線基板21のチップ搭載領域からその周囲に引き出されている。このような構成にすることにより、半導体装置30の電源強化及び小型化を図ることができる。

[0072]

以上、本発明者によってなされた発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。

[0073]

【発明の効果】

本願において開示される発明のうち代表的なものによって得られる効果を簡単 に説明すれば、下記のとおりである。

[0074]

本発明によれば、半導体集積回路装置の回路の特性を保持或いは高めることができると同時に、小型化を図ることができる。この場合の回路の特性とは、電源用結線配線の寄生抵抗を小さくし、電源系インピーダンスを低減することをいう。電源系インピーダンスを低減することにより、回路特性の動作電圧マージンを大きくし、かつ、ノイズの低減、及びノイズの低減による動作時のタイミングマ

ージンも広くすることができる。

【図面の簡単な説明】

図1

本発明の実施形態1である半導体集積回路装置のレイアウトを示す模式的平面 図である。

【図2】

図1の一部を拡大した模式的平面図である。

【図3】

図2の一部を拡大した模式的平面図である。

【図4】

図3の一部を拡大した模式的平面図である。

【図5】

図4の信号用セルの概略構成を示すブロック図である。

【図6】

図4の内部回路用電源セルの概略構成を示すブロック図である。

【図7】

図5の信号用セルに搭載される入出力回路の一例を示す等価回路図である。

【図8】

図5の信号用セルに搭載される保護回路の一例を示す等価回路図である。

【図9】

図1の半導体チップの概略構成を示す模式的断面図である。

【図10】

本発明の実施形態1である半導体集積回路装置を組み込んだBGA型半導体装置の概略構成を示す模式的平面図である。

【図11】

図10のBGA型半導体装置の概略構成を示す模式的断面図である。

【図12】

図11の一部を拡大した模式的断面図である。

【図13】

本発明の実施形態2である半導体集積回路装置のレイアウトを示す模式的平面 図である。

【図14】

図13の一部を拡大した模式的平面図である。

【図15】

本発明の実施形態3である半導体集積回路装置のレイアウトを示す模式的平面 図である。

【図16】

図15の一部を拡大した模式的平面図である。

【図17】

本発明の実施形態 4 である半導体集積回路装置のレイアウトを示す模式的平面 図である。

【図18】

本発明の実施形態5である半導体集積回路装置のレイアウトを示す模式的平面 図である。

【図19】

本発明の実施形態6である半導体集積回路装置のレイアウトを示す模式的平面 図である。

【図20】

本発明の実施形態 7 である半導体集積回路装置のレイアウトを示す模式的平面 図である。

【図21】

本発明の実施形態 7 である半導体集積回路装置のレイアウトを示す模式的平面 図である。

【図22】

本発明の実施形態 7 である半導体集積回路装置を組み込んだ B G A 型半導体装置の概略構成を示す模式的断面図である。

【図23】

図22の一部を拡大した模式的断面図である。

【図24】

本発明の実施形態8であるBGA型半導体装置において、半導体チップのボンディングパッドと配線基板の裏面側のパッドとの結線関係を示す模式図である。

【図25】

図24の一部を拡大した模式図である。

【図26】

従来の半導体集積回路装置のレイアウトを示す模式的平面図である。

【図27】

図26の一部を拡大した模式的断面図である。

【符号の説明】

- 1…半導体チップ、2…内部回路形成部、2 a, 2 b, 2 c, 2 d, 2 e…回路ブロック、
- 3…入出力セル形成部、4…入出力セル、5…信号用セル、6 a…内部回路用電源セル、6 b…入出力回路用電源セル、
 - 8 a …内部回路用電源配線、8 b …入出力セル用電源配線、
- 9…ボンディングパッド、10…信号用パッド、11a…内部回路用電源パッド、11b…入出力セル用電源パッド、
 - 12…ガードリング、13…接続部、
- 15…ロジック領域、15a…出力回路、15b…入力回路、16…最終段領域、16a…最終段出力回路、16b…保護抵抗素子、16c…保護回路、
- 20…半導体装置、21…配線基板(インターポーザ)、22,23…パッド、24…スタッドバンプ(突起状電極)、25…異方導電性樹脂、26…半田バンプ(外部接続用端子)、27…配線。

【書類名】 図面 【図1】







図2]



【図3】




【図4】




【図5】

図5




【図6】




【図7】


図7



【図8】




【図9】




【図10】


図10




【図11】




【図12】




【図13】




【図14】




【図15】



【図16】




【図17】



【図18】

図18



【図19】






図19


【図20】




【図21】



【図22】




【図23】




【図24】







【図25】



【図26】



【図27】



【書類名】 要約書

【要約】

【課題】 半導体集積回路装置の特性を保持或いは高めると共に小型化を図る。

【解決手段】 平面が方形状の半導体基板と、前記半導体基板の主面上に前記半導体基板の一辺に沿って配置された複数のパッドと、前記半導体基板の主面上に前記複数の電極パッドに対応して配置された複数の入出力セルと、前記半導体基板の主面上であって前記複数の入出力セルよりも内側に配置された内部回路形成部と、前記内部回路形成部に電位を供給する内部回路用電源配線であって、前記複数の入出力セルよりも内側に配置された内部回路用電源配線とを有し、

前記複数の入出力セルは、信号用セルと、内部回路用電源セルとを含み、

前記複数のパッドは、前記信号用セルに対応して配置され、かつ前記信号用セルと電気的に接続された信号用パッドと、前記内部回路用電源セルに対応して配置され、かつ前記内部回路用電源セル及び前記内部回路用電源配線と電気的に接続された内部回路用電源パッドとを含み、

前記内部回路用電源パッドは、前記信号用電源パッドよりも前記内部回路用電源配線の近くに配置されている。

【選択図】 図3

認定・付加情報

特許出願の番号 特願2002-281607

受付番号 50201445134

書類名 特許願

担当官 第五担当上席 0094

作成日 平成14年10月 1日

<認定情報・付加情報>

【提出日】 平成14年 9月26日

ページ: 1/E

【書類名】 出願人名義変更届(一般承継)

【あて先】 特許庁長官 殿

【事件の表示】

【出願番号】 特願2002-281607

【承継人】

【識別番号】 503121103

【氏名又は名称】 株式会社ルネサステクノロジ

【承継人代理人】

【識別番号】 100083552

【弁理士】

【氏名又は名称】 秋田 収喜

【提出物件の目録】

【包括委任状番号】 0308731

【物件名】 承継人であることを証明する登記簿謄本 1

【援用の表示】 特許第3154542号 平成15年4月11日付け提出の会

社分割による特許権移転登録申請書 を援用する

【物件名】 権利の承継を証明する承継証明書 1

【援用の表示】 特願平5-161545号 同日提出の出願人名義変更

届(一般承継)を援用する

ページ: 1/E

認定・付加情報

特許出願の番号 特願2002-281607

受付番号 50301229894

書類名 出願人名義変更届 (一般承継)

担当官 植田 晴穂 6992

作成日 平成15年 9月 3日

<認定情報・付加情報>

【提出日】 平成15年 7月25日

特願2002-281607

出 願 人 履 歴 情 報

識別番号

[000005108]

1. 変更年月日

1990年 8月31日

[変更理由]

新規登録

住 所

東京都千代田区神田駿河台4丁目6番地

氏 名 株式会

株式会社日立製作所

特願2002-281607

出願人履歴情報

識別番号

[503121103]

1. 変更年月日

2003年 4月 1日

[変更理由]

新規登録

住 所

東京都千代田区丸の内二丁目4番1号

氏 名

株式会社ルネサステクノロジ

. 1